岗位职责
- 全流程物理设计独立交付
独立负责小规模芯片从网表到 GDSII的全流程物理设计交付，覆盖综合约束、布局规划、电源地网络设计、布局布线、时钟树综合、时序收敛、功耗优化、物理验证全环节，保障按时高质量 signoff。
- PPA 极致优化与技术攻坚
以性能、功耗、面积（PPA）最优为核心目标，对设计进行全链路深度优化，在满足功能与时序要求的前提下，最大化压榨频率潜力、降低功耗、压缩芯片面积。
针对关键路径进行定制化优化，包括时钟树结构调优、关键路径重综合、单元尺寸微调、布局位置精修等，突破标准流程的性能瓶颈。
- 流程创新与工具极限挖掘
突破标准物理设计流程的局限性，基于项目需求定制化开发设计流程与脚本，通过工具参数深度调优、算法策略组合、流程节点重构，获取超出默认流程的 PPA 收益。
深度挖掘 EDA 工具潜力，熟练运用主流工具的高级选项、隐藏参数与定制化接口，针对不同设计场景匹配最优工具策略，实现效率与指标双提升。
- 工艺适配与技术沉淀
深度掌握成熟 CMOS 工艺与先进 FinFET 工艺的物理设计规则、器件特性与工艺限制，在设计中充分结合工艺特点做针对性优化。
沉淀物理设计最佳实践、优化技巧与问题案例，形成标准化设计规范、checklist 与知识库，赋能团队整体技术能力提升。
与代工厂、EDA 厂商技术对接，跟进工艺更新与工具版本升级，评估新技术对设计的收益，推动落地应用。
任职要求
- 本科及以上学历，微电子、集成电路、电子工程等相关专业，5 年及以上数字 IC 物理设计全职工作经验，有至少 2 次以上完整流片全流程交付经验。
- 具备独立完成小规模数字芯片 / 大规模模块全流程物理设计的能力，可独立扛项目从网表到 GDSII 的全链路交付。
- 有从 0 到 1 搭建 / 优化物理设计流程、显著提升 PPA 指标的实际项目经验优先。
加分项
- 有工业级 MCU、电机控制芯片、电源管理芯片、接口类芯片物理设计经验者优先。
- 熟悉低功耗设计流程（UPF/CPF），有多电压域、电源关断、动态电压频率调节相关设计经验。
- 有 DFT 设计、可测性设计、物理验证工具二次开发经验。
- 有流片后 bring-up 经验，能够结合测试结果反向优化物理设计。
- 熟悉 TI C2000 系列架构、数字控制类芯片设计特点者优先。
- 有军品级、车规级高可靠芯片物理设计经验，熟悉可靠性设计要求。
